Intel在IEDM 2024展示四大半导体制程工艺突破，助力2030目标

在2024年IEEE国际电子器件会议（IEDM）上，Intel代工团队展示了其在半导体技术领域的最新突破，这四项重要的制程工艺创新将为实现公司到2030年发展目标奠定坚实基础。这些进展不仅涵盖了新材料的应用，还涉及异构包装技术和全环绕栅极(GAA)晶体管的最新研究，为未来的高性能芯片设计提供了新的可能性。

Intel的目标是到2030年在单个芯片上实现高达1万亿个晶体管的封装，这项雄心勃勃的计划对晶体管技术、缩微技术、互连技术以及封装技术的创新提出了更高的要求。在此次IEDM 2024大会上，Intel展示的四大制程工艺突破包括以下

Intel代工的互连微缩技术取得了显著进展。新的空气间隙设计使得通孔周围不再需要传统上昂贵的光刻区域，从而简化了制造工艺。在小于或等于25纳米的间距下，采用的减成法钌互连技术将线间电容降低了最高25%，这不仅提高了互连性能，更使得生产成本得以降低。这种技术的成熟使其具备可行性和量产条件，标志着Intel在互连领域的技术革新。

Intel代工提出了一种创新的异构集成解决方案。与传统的芯片到晶圆键合（chip-to-wafer bonding）技术相比，这项新技术显著减小了芯片尺寸，提高了纵横比，使得功能密度进一步提升。通过融合混合键合（hy

id bonding）或融合键合（fusion bonding）工艺，Intel的异构集成解决方案为实现更小型化且高性能的芯片设计开辟了新路径，这将直接促进未来设备的轻量化和便携化。

Intel在全环绕栅极（RibbonFET GAA）晶体管技术方面也取得了重要突破。通过大幅缩短栅极长度及减少沟道厚度，Intel有效抑制了短沟道效应，使得晶体管的性能达到了行业领先水平。这不仅为进一步缩短栅极长度铺平了道路，还为摩尔定律的持续推展打下了基础，预示着在限于现有材料和工艺的状况下，仍能够实现性能的飞跃式提升。

为了深化GAA技术的创新，Intel代工还展示了在2D GAA NMOS（N型金属氧化物半导体）和PMOS（P型金属氧化物半导体）技術制造方面的研究，其中包括针对栅氧化层模块的研发工作得到了新的进展。2D TMD（过渡金属二硫化物）的研究也在取得新的里程碑，为未来的新材料在高级晶体管工艺中取代传统硅材料开拓了广阔的前景。

Intel代工还在300毫米GaN（氮化镓）研究方面取得了显著进展，这项研究旨在利用富陷阱绝缘体（TRSOI）衬底提高氮化镓应用于信号传输的有效性。这种新型衬底制造工艺可以大幅降低信号损失，并优化信号线性度，同时结合先进的衬底背部处理方案，增强了整体的集成水平。

这些创新的工艺突破，标志着Intel在半导体科技领域的持续进步与创新能力。它们不仅推动了Intel自身的技术进化，也为全球电子行业的发展提供了新的动力和方向。随着这些技术的不断完善与应用，未来的电子产品将更加强大，能够满足人们日益增长的性能和能效需求。

Intel在IEDM 2024上提出的四大半导体制程工艺突破，不仅展示了其对未来科技发展的前瞻性思考，也标志着Intel在确保技术领先方面不断迈出的坚实步伐。这些突破将为实现2030年的目标奠定基础，而整个电子行业也将在这些技术的推动下迎来新的变革。